Perancangan Gerbang Logika Inverter CMOS

Disusun untuk memenuhi Tugas 4 EL4012 Analisis dan Perancangan IC Digital

Oleh

NAMA : William Anthony
NIM : 13223048

INSTITUT TEKNOLOGI BANDUNG
SEMESTER GENAP TAHUN 2025/2026
MARET 2026

1. Pendahuluan

Tugas ini membahas perancangan gerbang logika inverter CMOS menggunakan *flow open-source* dengan teknologi GF180MCU 180 nm. Fokus pekerjaan mencakup kesinambungan antara domain skematik, simulasi, dan implementasi fisik agar fungsi logika inverter tetap konsisten pada setiap tahap verifikasi. Tahapan yang dilakukan meliputi desain skematik, simulasi rangkaian, layout fisik, DRC (*Design Rule Check*), dan LVS (*Layout Versus Schematic*). Melalui alur ini, desain diuji dengan aturan fabrikasi dan kesesuaian konektivitas antara skematik serta layout.

2. Spesifikasi dan Asumsi Desain

Desain menggunakan teknologi proses GF180MCU 180 nm dengan topologi inverter CMOS yang terdiri dari PMOS sebagai *pull-up* dan NMOS sebagai *pull-down*. Tegangan catu ditetapkan sebesar 1.8 V. Rasio ukuran transistor yang digunakan adalah $\frac{W_p}{W_n} = 2$, dengan parameter PMOS $W_p = 2.00\mu m$ dan NMOS $W_n = 1.00\mu m$. Panjang kanal kedua transistor ditetapkan sebesar L = $0.28\mu m$. Beban keluaran simulasi menggunakan kapasitor sebesar 10 fF.

3. Desain Skematik (Xschem)

3.1 Skematik Inverter



Gambar 1 XSchem Inverter

Koneksi dasar inverter disusun dengan menggabungkan *gate* PMOS dan NMOS pada *node* IN, serta menggabungkan *drain* PMOS dan NMOS pada *node* OUT. *Source* PMOS dihubungkan ke VDD, sedangkan *source* NMOS dihubungkan ke VSS/GND. Koneksi *bulk* juga dijaga sesuai kaidah proses, yaitu *bulk* PMOS ke VDD dan *bulk* NMOS ke VSS/GND.

3.2 Parameter *Device*

Parameter final hasil desain adalah:

- **PMOS:** W = $2.00\mu m$ dan L = $0.28\mu m$
- **NMOS:** W = $1.00\mu m$ dan L = $0.28\mu m$

4. Simulasi Rangkaian (Ngspice)

4.1 *Setup Testbench*

Simulasi menggunakan *file testbench* pada direktori spice/inverter_tb.spice. Hasil *sanity check* dicatat dari spice/inverter_cmos_sanity.spice.

4.2 Jenis Simulasi

Simulasi yang digunakan adalah simulasi *transient* untuk memverifikasi fungsi inverter terhadap perubahan *input* terhadap waktu. Sinyal *input* diberikan dalam bentuk pulsa dari 0 hingga VDD.

4.3 Hasil Simulasi



Gambar 2 NgSpice hasil Inverter untuk simulasi rangkaian

```
spice > ngspice_auto.log

Note: No compatibility mode selected!


Circuit: *==================================================

Doing analysis at TEMP = 27.000000 and TNOM = 27.000000


Initial Transient Solution
--------------------------

Node                                   Voltage
----                                   -------
vdd                                        1.8
in                                           0
out                                        1.8
vin#branch                                   0
vdd#branch                            -1.81e-12


No. of Data Rows : 3041
vout_when_in_high    =  1.877037e-09
vout_when_in_low     =  1.800000e+00
tphl                 =  1.818637e-11 targ=  2.818637e-11 trig=  1.000000e-11
tplh                 =  1.949316e-11 targ=  5.049493e-09 trig=  5.030000e-09
trise                =  3.541432e-11 targ=  5.071753e-09 trig=  5.036338e-09
tfall                =  3.283421e-11 targ=  4.837456e-11 trig=  1.554034e-11
Note: Simulation executed from .control section
```

Gambar 3 Log hasil simulasi inverter

Tabel 1. Hasil Simulasi Inverter CMOS

Parameter	Nilai
VDD	1.8 V
Wn / Ln	1.00μm / 0.28μm
Wp / Lp	2.00μm / 0.28μm
t_{pHL}	0.0182 ns
t_{pLH}	0.0195 ns
t_{rise}	0.0354 ns
t_{fall}	0.0328 ns

Catatan: Nilai delay diambil dari log file docs/BUKTI_RUN_NGSPICE.txt.

5.Layout Inverter (Magic/KLayout)

5.1 Implementasi Layout

Implementasi layout menempatkan PMOS pada area N-well dan NMOS pada area P-substrate atau P-well. Jalur metal disusun untuk *node input*, *output*, VDD, dan GND dengan penggunaan kontak dan *via* yang mengikuti aturan desain agar siap diverifikasi melalui DRC. Digunakan Klayout sebagai media membuat inverter.



Gambar 4 Layout Inverter dalam Klayout

5.2 Dimensi Layout

Berdasarkan pengukuran *ruler* pada KLayout, ukuran *bounding box* untuk satu inverter adalah 560 nm × 945 nm. Nilai ini setara dengan 0.56 μm × 0.945 μm, sehingga luas aproksimasi sel adalah 0.5292 μm^2. Dimensi tersebut menunjukkan layout yang ringkas, namun tetap mempertahankan keteraturan *routing* agar proses DRC dan LVS lebih mudah dilakukan.

6. DRC (*Design Rule Check*)

6.1 Prosedur DRC

DRC dijalankan dari *tool layout* yang digunakan

(Magic/KLayout) dengan *rule deck* GF180MCU.

6.2 Hasil DRC

Jumlah *violation* akhir adalah 0 *violation* setelah perbaikan dilakukan.

```
layout > drc_report.txt
DRC Batch Report
================
Tool   : Magic
Tech   : GF180MCU
Topcell: Inverter
Violations: 0
```

Gambar 5 DRC Check Log

7. LVS (*Layout Versus Schematic*)

7.1 *Netlist Schematic vs Layout*

Netlist skematik yang digunakan adalah xschem/inverter_sch.spice, sedangkan *netlist* hasil ekstraksi layout adalah layout/inverter_layout.spice.

7.2 Menjalankan LVS

LVS dijalankan menggunakan skrip lvs/netgen_lvs.tcl, dengan menyesuaikan *path setup file* GF180. Menggunakan Netgen.

7.3 Hasil LVS

Status akhir yang ditargetkan adalah **MATCH**. Jika terjadi *mismatch*, akar masalah dan langkah perbaikan perlu dijelaskan secara rinci.

```
lvs > lvs_report.log

Subcircuit summary:
Circuit 1: inverter                        |Circuit 2: inverter
-------------------------------------------|-------------------------------------
pmos_03v3 (1)                              |pmos_03v3 (1)
nmos_03v3 (1)                              |nmos_03v3 (1)
Number of devices: 2                       |Number of devices: 2
Number of nets: 4                          |Number of nets: 4
-------------------------------------------------------------------------------
Netlists match uniquely.

Subcircuit pins:
Circuit 1: inverter                        |Circuit 2: inverter
-------------------------------------------|-------------------------------------
out                                        |out
in                                         |in
vdd                                        |vdd
gnd                                        |gnd
-------------------------------------------------------------------------------
Cell pin lists are equivalent.
Device classes inverter and inverter are equivalent.

Final result: Circuits match uniquely.
.
```

Gambar 6 LVS Check Log dari Netgen dibuka dari VSCode

8. Analisis dan Diskusi

Analisis pada perancangan ini meninjau pengaruh rasio $\frac{W_p}{W_n}$ terhadap *switching threshold*, perbedaan *delay* naik dan *delay* turun, *trade-off* antara area layout dan performa, serta kendala utama selama proses DRC dan LVS serta langkah penanganannya.

Dengan rasio $\frac{W_p}{W_n} = 2$, titik *switching* cenderung berada di sekitar $V_{DD}/2$, sehingga respons inverter menjadi lebih seimbang pada transisi naik dan transisi turun. Hasil simulasi menunjukkan bahwa t_{pHL} sedikit lebih cepat daripada t_{pLH}, dan hal ini sejalan dengan karakter mobilitas pembawa muatan yang berbeda pada NMOS dan PMOS.

Dari sisi fisik, dimensi sel tunggal sebesar 560 nm × 945 nm menunjukkan pendekatan layout yang kompak dan masih realistis untuk teknologi 180 nm. Tantangan utama selama verifikasi terletak pada konsistensi koneksi *bulk*, ketepatan penamaan pin, serta sinkronisasi *topcell* antar *tool*. Mitigasi dilakukan melalui penggunaan label *net* yang konsisten pada in, out, vdd, dan gnd, pengecekan hierarki sel, serta validasi berulang sebelum menjalankan DRC dan LVS final.

9. Kesimpulan

Perancangan inverter CMOS pada teknologi GF180MCU berhasil disimulasikan dan menunjukkan fungsi yang sesuai dengan karakteristik inverter pada tegangan $V_{DD} = 1.8V$. Hasil *sanity check* memperlihatkan level logika keluaran yang benar, dengan nilai *delay* propagasi pada orde puluhan pikosekon serta waktu naik dan waktu turun yang telah terukur. Dari sisi implementasi fisik, layout disusun dalam bentuk kompak dengan dimensi terukur 0.56 μm × 0.945 μm untuk satu sel inverter. Tahap verifikasi akhir tetap menuntut bukti *DRC clean* dan *LVS match* agar rancangan dapat dinyatakan valid untuk proses *submit*.

10. Daftar Referensi

[1] KLayout Documentation, "LVS Introduction," KLayout User Manual (Qt 5 edition). Available: https://www.klayout.de/doc-qt5/manual/lvs_intro.html. Diakses: Mar. 15, 2026

[2] William Anthony, "WilliamAnthony_Perancangan_Gerbang_Logika_Inverter_CMOS," GitHub repository. Available: https://github.com/wlmoi/WilliamAnthony_Perancangan_Gerbang_Logika_Inverter_CMOS. Diakses: Mar. 15, 2026